問答題50ns的512M×8的DRAM芯片，其外部數(shù)據(jù)線和地址線為多少條？1秒鐘至少可存取多少次？如果系統(tǒng)接內(nèi)存的總線周期40ns的微機(jī)系統(tǒng)，在訪問存儲器時要不要插入等待周期？如果處理器是Pentium，則需要插入多少ns的等待時間？
您可能感興趣的試卷
你可能感興趣的試題
最新試題
容量為8K×8bit的存儲器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。
題型：填空題
I2C總線的兩條信號線的名稱是（）和（）。
題型：填空題
按照是否需要刷新操作分類，RAM可分為（）和（）。
題型：填空題
要組成32M×8bit的存儲器，需要1M×4bit的存儲芯片共（）片。
題型：填空題
SPI總線是一種（）形總線結(jié)構(gòu)，在SCLK時鐘信號的控制下，兩個雙向（）寄存器進(jìn)行數(shù)據(jù)交換。
題型：填空題
I2C總線的多主機(jī)仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的（）實(shí)現(xiàn)的。
題型：填空題
ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲器。（）
題型：判斷題
在I2C總線中，應(yīng)答信號始終由從機(jī)發(fā)出。
題型：判斷題
SPI總線有四工作模式，取決于（）和（）這兩位的組合。
題型：填空題
在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
題型：判斷題