時序邏輯電路的結(jié)構(gòu)特征有（）。

集成同步二進制計數(shù)器74LVC161的TC端口輸出高電平時，說明此時計數(shù)器發(fā)生進位操作。

下圖用D觸發(fā)器構(gòu)建了一個（）觸發(fā)器。

D點有幾條支路？（）

兩個狀態(tài)互為等價狀態(tài)，則它們一定（）。

下圖所示的電路能夠?qū)崿F(xiàn)的功能是（）。

數(shù)值比較器的擴展方式有串聯(lián)和并聯(lián)兩種，其中并聯(lián)連接方式比串聯(lián)連接方式運行速度快，但需要更多的芯片來構(gòu)成。

要實現(xiàn)3變量的邏輯函數(shù)，可以使用（）加上若干基本邏輯門來實現(xiàn)。

某JK觸發(fā)器的現(xiàn)態(tài)為1，次態(tài)為0，說明其激勵可能是（）。

卡諾圖法化簡的時候，哪一項是錯誤的？（）