集成同步二進制計數(shù)器74LVC161的TC端口輸出高電平時，說明此時計數(shù)器發(fā)生進位操作。

下面的555芯片，6腳是高電平有效，那么高電平的電壓值的范圍是多少？（）

555芯片的4腳可以直接控制輸出端3腳的電位，2腳也可以控制輸出端3腳的電位，6腳也可以控制輸出端3腳的電位，那么這三個引腳哪個的優(yōu)先級別最高？（）

組合邏輯電路設計的一般步驟包括（）。

下圖是一張（）觸發(fā)器的狀態(tài)圖。

?這個電路中出現(xiàn)的門有哪幾種？（）

某JK觸發(fā)器的現(xiàn)態(tài)為1，次態(tài)為0，說明其激勵可能是（）。

時序邏輯電路的結(jié)構(gòu)特征有（）。

某觸發(fā)器的特性方程為Qn+1=，這是一個（）觸發(fā)器。

D觸發(fā)器的特性方程是Qn+1=D，說明其輸出與現(xiàn)態(tài)無關(guān)，不是時序邏輯電路。