3位二進制加法計數(shù)器的，計數(shù)長度為（）

現(xiàn)有58個信息等待用二進制代碼進行編碼，需要用8位二進制代碼來表示。

3進制的加法計數(shù)器，需要（）塊JK觸發(fā)器。

下面哪個集成元件為四位二進制超前進位全加器（）

本征半導(dǎo)體是（），導(dǎo)電能力弱。

集成運放的反相輸入端，當(dāng)輸入信號（ui1）由此輸入時，輸出信號（u0）與輸入ui1同相。

所謂異步時序邏輯電路，是指電路中所有的觸發(fā)器，具有同一個時鐘脈沖CP的作用，因此各觸發(fā)器的狀態(tài)也不可能處于同一時刻改變。

反相比例運算，放大倍數(shù)為5，輸入0.2v，輸出為（）v。

9個JK觸發(fā)器，通過電路設(shè)計，可以接成（）進制以內(nèi)的，任意進制的計數(shù)器。

平衡電阻是保證了集成運放兩個輸入端，靜態(tài)時外接電阻相等。