全加器的輸出信號(hào)是（）

由兩個(gè)觸發(fā)器組成的時(shí)序電路，所以其工作狀態(tài)應(yīng)為（）種。

9個(gè)JK觸發(fā)器，通過(guò)電路設(shè)計(jì)，可以接成（）進(jìn)制以內(nèi)的，任意進(jìn)制的計(jì)數(shù)器。

集成運(yùn)放在信號(hào)運(yùn)算中的應(yīng)用電路有（）

所謂異步時(shí)序邏輯電路，是指電路中所有的觸發(fā)器，具有同一個(gè)時(shí)鐘脈沖CP的作用，因此各觸發(fā)器的狀態(tài)也不可能處于同一時(shí)刻改變。

3位二進(jìn)制加法計(jì)數(shù)器的，計(jì)數(shù)長(zhǎng)度為（）

反相比例運(yùn)算，放大倍數(shù)為5，輸入0.2v，輸出為（）v。

從000一直到100這五個(gè)狀態(tài)是循環(huán)的，而且每來(lái)一個(gè)脈沖它就加一，很顯然它是一個(gè)（）加法計(jì)數(shù)器。

4位二進(jìn)制加法計(jì)數(shù)器的，計(jì)數(shù)長(zhǎng)度為（）

集成運(yùn)放的反相輸入端，當(dāng)輸入信號(hào)（ui1）由此輸入時(shí)，輸出信號(hào)（u0）與輸入ui1同相。