A.RS=01
B.RS=×1
C.RS=×0
D.RS=10
您可能感興趣的試卷
你可能感興趣的試題
下圖中觸發(fā)器的次態(tài)方程Qn+1為（）。
A.A
B.0
C.Qn
D.
下圖為OD門(mén)組成的線與電路其輸出Y為（）。
A.1
B.0
C.
D.
下圖為T(mén)TL邏輯門(mén)，其輸出Y為（）。
A.0
B.1
C.
D.
邏輯函數(shù)Y（A，B，C，D）=
，其約束條件為AB+AC=0則最簡(jiǎn)與或式為（）。
A.
B.
C.
D.
邏輯函數(shù)Y（A，B，C）=
的最簡(jiǎn)與或非式為（）。
A.
B.
C.
D.
最新試題
結(jié)構(gòu)較復(fù)雜、運(yùn)行速度較快的時(shí)序電路廣泛采用同步方式來(lái)實(shí)現(xiàn)。
使用穆?tīng)栃洼敵龃婷桌洼敵鐾ǔＤ艽蟠筇岣唠娐返目垢蓴_能力。
某觸發(fā)器的特性方程為Qn+1=，這是一個(gè)（）觸發(fā)器。
74LVC163是具有同步清零功能的計(jì)數(shù)器，其余功能與74LVC161相同。則此“同步清零”功能是在（）時(shí)刻完成的。
編碼器CD4532中，當(dāng)輸出為000時(shí)，還需要通過(guò)（）端口是否為高電平來(lái)判斷是否為正常編碼輸出。
555芯片的4腳可以直接控制輸出端3腳的電位，2腳也可以控制輸出端3腳的電位，6腳也可以控制輸出端3腳的電位，那么這三個(gè)引腳哪個(gè)的優(yōu)先級(jí)別最高？（）
時(shí)序邏輯電路的結(jié)構(gòu)特征有（）。
下圖用D觸發(fā)器構(gòu)建了一個(gè)（）觸發(fā)器。
兩個(gè)狀態(tài)互為等價(jià)狀態(tài)，則它們一定（）。
?下面哪些說(shuō)法是正確的？（）