卡諾圖法化簡的時(shí)候，哪一項(xiàng)是錯(cuò)誤的？（）

組合邏輯電路設(shè)計(jì)的一般步驟包括（）。

集成同步二進(jìn)制計(jì)數(shù)器74LVC161的TC端口輸出高電平時(shí)，說明此時(shí)計(jì)數(shù)器發(fā)生進(jìn)位操作。

某觸發(fā)器的特性方程為Qn+1=，這是一個(gè)（）觸發(fā)器。

某JK觸發(fā)器的現(xiàn)態(tài)為1，次態(tài)為0，說明其激勵(lì)可能是（）。

要實(shí)現(xiàn)3變量的邏輯函數(shù)，可以使用（）加上若干基本邏輯門來實(shí)現(xiàn)。

顯示譯碼器74HC4511正常顯示譯碼時(shí)，三個(gè)特殊功能輸入端LE、分別應(yīng)該預(yù)置為（）。

數(shù)值比較器的擴(kuò)展方式有串聯(lián)和并聯(lián)兩種，其中并聯(lián)連接方式比串聯(lián)連接方式運(yùn)行速度快，但需要更多的芯片來構(gòu)成。

若采用反饋異步清零法構(gòu)建9進(jìn)制的計(jì)數(shù)器，則反饋信號應(yīng)該根據(jù)（）狀態(tài)來生成。

觸發(fā)器對邊沿敏感，因此抗干擾能力比鎖存器更強(qiáng)。