某觸發(fā)器的特性方程為Qn+1=，這是一個（）觸發(fā)器。

集成同步二進制計數(shù)器74LVC161的TC端口輸出高電平時，說明此時計數(shù)器發(fā)生進位操作。

傳輸門控D鎖存器和邏輯門控D鎖存器是兩種邏輯功能不同的鎖存器。

74LVC163是具有同步清零功能的計數(shù)器，其余功能與74LVC161相同。則此“同步清零”功能是在（）時刻完成的。

組合邏輯電路設(shè)計的一般步驟包括（）。

兩個狀態(tài)互為等價狀態(tài)，則它們一定（）。

雙向移位寄存器的數(shù)據(jù)輸入方式不包括（）。

要實現(xiàn)3變量的邏輯函數(shù)，可以使用（）加上若干基本邏輯門來實現(xiàn)。

數(shù)值比較器的擴展方式有串聯(lián)和并聯(lián)兩種，其中并聯(lián)連接方式比串聯(lián)連接方式運行速度快，但需要更多的芯片來構(gòu)成。

基本鎖存器的約束條件是（）。