集成同步二進(jìn)制計(jì)數(shù)器74LVC161的TC端口輸出高電平時(shí)，說(shuō)明此時(shí)計(jì)數(shù)器發(fā)生進(jìn)位操作。

要實(shí)現(xiàn)3變量的邏輯函數(shù)，可以使用（）加上若干基本邏輯門來(lái)實(shí)現(xiàn)。

若采用反饋異步清零法構(gòu)建9進(jìn)制的計(jì)數(shù)器，則反饋信號(hào)應(yīng)該根據(jù)（）狀態(tài)來(lái)生成。

時(shí)序邏輯電路的結(jié)構(gòu)特征有（）。

某觸發(fā)器的特性方程為Qn+1=，這是一個(gè)（）觸發(fā)器。

下面的555芯片，6腳是高電平有效，那么高電平的電壓值的范圍是多少？（）

555芯片的4腳可以直接控制輸出端3腳的電位，2腳也可以控制輸出端3腳的電位，6腳也可以控制輸出端3腳的電位，那么這三個(gè)引腳哪個(gè)的優(yōu)先級(jí)別最高？（）

傳輸門控D鎖存器和邏輯門控D鎖存器是兩種邏輯功能不同的鎖存器。

74LVC163是具有同步清零功能的計(jì)數(shù)器，其余功能與74LVC161相同。則此“同步清零”功能是在（）時(shí)刻完成的。

觸發(fā)器對(duì)邊沿敏感，因此抗干擾能力比鎖存器更強(qiáng)。