問答題對于多周期MIPS處理器,假定將訪問數(shù)據(jù)的過程分成兩個時鐘周期可使時鐘頻率從4.8GHz提高到5.6GHz,但會使得lw和sw指令增加時鐘周期數(shù)。已知基準程序CPUint 2000中各類指令的頻率為:Load:25%,Store:10%,Branch:11%,Jump:2%,ALU:52%。以基準程序CPUint 2000為標準計算時鐘頻率提高后處理器的性能提高了多少?若將取指令過程再分成兩個時鐘周期,則可進一步使時鐘頻率提高到6.4GHz,此時,時鐘頻率的提高是否也能帶來處理器性能的提高?為什么?

您可能感興趣的試卷

你可能感興趣的試題