下圖所示的電路能夠?qū)崿F(xiàn)的功能是（）。

觸發(fā)器對(duì)邊沿敏感，因此抗干擾能力比鎖存器更強(qiáng)。

某觸發(fā)器的特性方程為Qn+1=，這是一個(gè)（）觸發(fā)器。

時(shí)序邏輯電路的結(jié)構(gòu)特征有（）。

若采用反饋異步清零法構(gòu)建9進(jìn)制的計(jì)數(shù)器，則反饋信號(hào)應(yīng)該根據(jù)（）狀態(tài)來(lái)生成。

數(shù)值比較器的擴(kuò)展方式有串聯(lián)和并聯(lián)兩種，其中并聯(lián)連接方式比串聯(lián)連接方式運(yùn)行速度快，但需要更多的芯片來(lái)構(gòu)成。

組合邏輯電路設(shè)計(jì)的一般步驟包括（）。

左邊的555芯片置位輸入端2腳低電平的上限值是多少？（）

傳輸門控D鎖存器和邏輯門控D鎖存器是兩種邏輯功能不同的鎖存器。

集成同步二進(jìn)制計(jì)數(shù)器74LVC161的TC端口輸出高電平時(shí)，說(shuō)明此時(shí)計(jì)數(shù)器發(fā)生進(jìn)位操作。