單項選擇題要構(gòu)成容量為1K*8的RAM,需要()片容量為256*4的RAM。
A.8
B.4
C.64
D.32
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題把50HZ正弦波變換成周期性矩形波,應選用()
A.施密特觸發(fā)器
B.單穩(wěn)態(tài)觸發(fā)器
C.多諧振蕩器
D.譯碼器
2.單項選擇題四級移位寄存器,現(xiàn)態(tài)為0111,經(jīng)右移一位后其次態(tài)為()
A.0011或者1011
B.1111或者1110
C.1011或者1110
D.0011或者1111
3.單項選擇題同步時序電路和異步時序電路的差異在于后者()
A.沒有觸發(fā)器
B.沒有統(tǒng)一的時鐘脈沖控制
C.沒有穩(wěn)定狀態(tài)
D.輸出只與內(nèi)部狀態(tài)有關(guān)
4.單項選擇題TTL與非門多余端的處理,不能將它們()
A.與有用輸入端連在一起
B.懸空
C.接正電源
D.接地
5.單項選擇題扇出系數(shù)是指邏輯門電路()
A.輸入電壓與輸入電壓之間的關(guān)系數(shù)
B.輸出電壓與輸入電流之間的關(guān)系數(shù)
C.輸出端帶同類門的個數(shù)
D.輸入端數(shù)
最新試題
某觸發(fā)器的特性方程為Qn+1=,這是一個()觸發(fā)器。
題型:單項選擇題
數(shù)值比較器的擴展方式有串聯(lián)和并聯(lián)兩種,其中并聯(lián)連接方式比串聯(lián)連接方式運行速度快,但需要更多的芯片來構(gòu)成。
題型:判斷題
組合邏輯電路設計的一般步驟包括()。
題型:多項選擇題
觸發(fā)器對邊沿敏感,因此抗干擾能力比鎖存器更強。
題型:判斷題
關(guān)于“一對一”編碼方案的說法中,錯誤的是()。
題型:單項選擇題
左邊的555芯片置位輸入端2腳低電平的上限值是多少?()
題型:單項選擇題
時序邏輯電路的結(jié)構(gòu)特征有()。
題型:多項選擇題
要實現(xiàn)3變量的邏輯函數(shù),可以使用()加上若干基本邏輯門來實現(xiàn)。
題型:多項選擇題
74LVC163是具有同步清零功能的計數(shù)器,其余功能與74LVC161相同。則此“同步清零”功能是在()時刻完成的。
題型:單項選擇題
兩個狀態(tài)互為等價狀態(tài),則它們一定()。
題型:多項選擇題