畫出下圖由或非門組成的SR鎖存器輸出端Q、Qˊ電壓波形，輸入端S_D、R_D的電壓波形如圖中所示。

用8選1數(shù)據(jù)選擇器設(shè)計(jì)一個(gè)函數(shù)發(fā)生器電路，它的功能如表所示。

用8選1數(shù)據(jù)選擇器74HC151（見下圖）設(shè)計(jì)一個(gè)組合邏輯電路。該電路有3個(gè)輸入邏輯變量A、B、C和1個(gè)工作狀態(tài)控制變量M。當(dāng)M=0時(shí)電路實(shí)現(xiàn)“意見一致”功能（A、B、C狀態(tài)一致時(shí)輸出為1，否則輸出為0），而M=1時(shí)電路實(shí)現(xiàn)“多數(shù)表決”功能，即輸出與A、B、C中多數(shù)的狀態(tài)一致。

試畫出用3線–8線譯碼器74HC138（見下圖）和門電路產(chǎn)生如下多輸出邏輯函數(shù)的邏輯圖。

設(shè)計(jì)一個(gè)代碼轉(zhuǎn)換電路，輸入為4位二進(jìn)制代碼，輸出為4位格雷碼?？梢圆捎酶鞣N邏輯功能的門電路來(lái)實(shí)現(xiàn)。4位格雷碼見下表。