使用中若IC大于ICM，即使晶體管不損壞，β也會下降。

3個JK觸發(fā)器，通過電路設(shè)計，可以接成（）進制以內(nèi)的，任意進制的計數(shù)器。

集成運放的反相輸入端，當輸入信號（ui1）由此輸入時，輸出信號（u0）與輸入ui1同相。

下面哪個集成元件為四位二進制超前進位全加器（）

放大電路靜態(tài)工作點設(shè)置不妥當，會產(chǎn)生飽和失真或截止失真。

9個JK觸發(fā)器，通過電路設(shè)計，可以接成（）進制以內(nèi)的，任意進制的計數(shù)器。

所謂異步時序邏輯電路，是指電路中所有的觸發(fā)器，具有同一個時鐘脈沖CP的作用，因此各觸發(fā)器的狀態(tài)也不可能處于同一時刻改變。

對理想運放，當運放工作在線性區(qū)時，其輸出電壓與兩個輸入端的電壓差呈非線性關(guān)系。

3位二進制加法計數(shù)器的，計數(shù)長度為（）

反相比例運算，放大倍數(shù)為5，輸入0.2v，輸出為（）v。