時(shí)序邏輯電路的結(jié)構(gòu)特征有（）。

組合邏輯電路設(shè)計(jì)的一般步驟包括（）。

模擬量是（）的，數(shù)字量是（）的。

數(shù)值比較器的擴(kuò)展方式有串聯(lián)和并聯(lián)兩種，其中并聯(lián)連接方式比串聯(lián)連接方式運(yùn)行速度快，但需要更多的芯片來(lái)構(gòu)成。

下圖是一張（）觸發(fā)器的狀態(tài)圖。

要實(shí)現(xiàn)3變量的邏輯函數(shù)，可以使用（）加上若干基本邏輯門(mén)來(lái)實(shí)現(xiàn)。

傳輸門(mén)控D鎖存器和邏輯門(mén)控D鎖存器是兩種邏輯功能不同的鎖存器。

觸發(fā)器對(duì)邊沿敏感，因此抗干擾能力比鎖存器更強(qiáng)。

下圖所示的電路能夠?qū)崿F(xiàn)的功能是（）。

8D鎖存器74HC/HCT373的主要工作模式包括（）。