下面哪個集成元件為四位二進制超前進位全加器（）

9個JK觸發(fā)器，通過電路設計，可以接成（）進制以內(nèi)的，任意進制的計數(shù)器。

下列受時鐘控制的是（）

全加器的輸出信號是（）

如果用預置數(shù)法實現(xiàn)3秒倒計時，74LS192預置數(shù)端輸入應該是（）

集成運放的反相輸入端，當輸入信號（ui1）由此輸入時，輸出信號（u0）與輸入ui1同相。

反相比例運算電路，平衡電阻的求法：令ui=0，則uo=0，此時反相端對地總電阻值，即為所求平衡電阻值。

3進制的加法計數(shù)器，需要（）塊JK觸發(fā)器。

集成運放在信號運算中的應用電路有（）

清零端與脈沖信號的狀態(tài)無關，所以叫做同步清零。