A.DS：[BP]
B.DS：[SI]
C.DS：[DI]
D.SS：[BP]
您可能感興趣的試卷
你可能感興趣的試題
A.JLE
B.JNL
C.JNLE
D.JL
執(zhí)行下列指令后，正確的結(jié)果是（）。
A.①
B.②
C.③
D.④
A.END語句是一可執(zhí)行語句
B.END語句表示程序執(zhí)行到此結(jié)束
C.END語句表示源程序到此結(jié)束
D.END語句在匯編后要產(chǎn)生機器碼
A.表示結(jié)果中含1的個數(shù)為偶數(shù)
B.表示結(jié)果中含1的個數(shù)為奇數(shù)
C.表示該數(shù)為偶數(shù)
D.表示結(jié)果中低八位含1的個數(shù)為偶數(shù)
A.MOV AL，00H
B.AND AL，00H
C.XOR AL，AL
D.SUB AL，AL
最新試題
STM32的I2C接口最多有（）個，在快速模式下，最高通訊速度可達（）。
在I2C總線中，應(yīng)答信號始終由從機發(fā)出。
在查詢式輸出接口典型電路中，數(shù)據(jù)端口地址和狀態(tài)端口地址可以是相同地址。（）
要組成32M×8bit的存儲器，需要1M×4bit的存儲芯片共（）片。
STM32的SPI接口最多有（）個，數(shù)據(jù)幀最多可以有（）位。
容量為8K×8bit的存儲器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。
在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時序擴展比硬件I2C通信擴展具有更大的靈活性。
I2C總線的多主機仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的（）實現(xiàn)的。
I2C總線的通信速率僅由主機確定。
SPI總線是一種（）形總線結(jié)構(gòu)，在SCLK時鐘信號的控制下，兩個雙向（）寄存器進行數(shù)據(jù)交換。