如果一條指令的執(zhí)行過程分解為“取指令”和“分析”兩個階段，并采用兩級流水線。為了采用指令取消技術，請修改上面的程序。

若在程序執(zhí)行過程中，每從主存裝入一塊到Cache，平均要對這個塊訪問16次，計算在這種情況下的Cache命中率。

設計8位字長的寄存器—寄存器型指令3條，16位字長的寄存器一存儲器型變址尋址方式指令4條，變址范圍不小于正、負127。請設計指令格式，并給出指令各字段的長度和操作碼的編碼。

設16個處理器編號分別為0，1，…，15，要用單級互連網絡，當互連函數分別為：（1）Cube3（Cube1）（5）Butterfly（Butterfly）（8）σ-1（9）β（1）（13）ρ（2）時，第13號處理器分別與哪一個處理器相連？

如果N=100，采用指令取消技術后，在程序執(zhí)行過程中，能夠節(jié)省多少個指令周期？

寫出N=8的蝶式置換的互連函數，如采用Omega網絡，則需幾次通過才能完成此變換？畫出Omega網絡實現(xiàn)此變換的控制狀態(tài)圖。

求出流水線的最優(yōu)調度策略及最小平均延遲時間和流水線的最大吞吐率。

指出主存與Cache之間各個塊的映象關系。

指出訪存操作數地址尋址的最大相對位移量為多少個字節(jié)？

浮點數系統(tǒng)使用的階碼基值re=2，階值位數q=2，尾數基值rm=10，尾數位數p′=1，即按照使用的二進制位數來說，等價于p=4。計算在非負階、正尾數、規(guī)格化情況下的最小尾數值、最大尾數值、最大階值、可表示的最小值和最大值及可表示數的個數。