指出主存與Cache之間各個(gè)塊的映象關(guān)系。

可能的最高頁命中率是多少？

設(shè)計(jì)8位字長的寄存器—寄存器型指令3條，16位字長的寄存器一存儲(chǔ)器型變址尋址方式指令4條，變址范圍不小于正、負(fù)127。請(qǐng)?jiān)O(shè)計(jì)指令格式，并給出指令各字段的長度和操作碼的編碼。

考慮題目全部要求，設(shè)計(jì)優(yōu)化實(shí)用的操作碼形式，并計(jì)算其操作碼的平均碼長。

如果在程序執(zhí)行過程中訪問一個(gè)頁面，平均要對(duì)該頁面內(nèi)的存儲(chǔ)單元訪問1024次，求訪問存儲(chǔ)單元的命中率。

若Cache的4個(gè)塊號(hào)為C0、C1、C2和C3，列出程序執(zhí)行過程中的Cache塊地址流。

浮點(diǎn)數(shù)系統(tǒng)使用的階碼基值re=2，階值位數(shù)q=2，尾數(shù)基值rm=10，尾數(shù)位數(shù)p′=1，即按照使用的二進(jìn)制位數(shù)來說，等價(jià)于p=4。計(jì)算在非負(fù)階、正尾數(shù)、規(guī)格化情況下的最小尾數(shù)值、最大尾數(shù)值、最大階值、可表示的最小值和最大值及可表示數(shù)的個(gè)數(shù)。

如果一條指令的執(zhí)行過程分解為“取指令”和“分析”兩個(gè)階段，并采用兩級(jí)流水線。為了采用指令取消技術(shù)，請(qǐng)修改上面的程序。

共需要多少個(gè)觸發(fā)器和多少個(gè)與門？

有一個(gè)16KB4路組相聯(lián)Cache的32位微處理器，假定該Cache的塊為4個(gè)32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。