在有16個處理器的均勻洗牌網(wǎng)絡(luò)中，若要使第0號處理器與第15號處理器相連，需要經(jīng)過多少次均勻洗牌和交換置換。

為了使存儲系統(tǒng)的訪問效率從0.5提高到0.94，塊的大小至少增加到幾個字？

共需要多少個觸發(fā)器和多少個與門？

如果把一條指令的執(zhí)行過程分解為“取指令”、“分析”（包括譯碼和取操作數(shù)等）和“執(zhí)行”（包括運算和寫回結(jié)果等）三個階段，并采用三級流水線。仍然要采用指令取消技術(shù)，請修改上面的程序。

當(dāng)存儲系統(tǒng)的訪問效率為0.5時，計算命中率和等效訪問周期。

有一個16KB4路組相聯(lián)Cache的32位微處理器，假定該Cache的塊為4個32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。

若采用LRU替換算法，計算Cache的塊命中率。

指出主存與Cache之間各個塊的映象關(guān)系。

若采用FIFO替換算法，計算Cache的塊命中率。

若Cache的4個塊號為C0、C1、C2和C3，列出程序執(zhí)行過程中的Cache塊地址流。