若采用LRU替換算法，計(jì)算Cache的塊命中率。

若對數(shù)字0～9和空格采用二進(jìn)制編碼，試設(shè)計(jì)編碼平均長度最短的編碼。

為了使存儲系統(tǒng)的訪問效率達(dá)到0.94，命中率和等效訪問周期應(yīng)該提高到多少？

有一個(gè)16KB4路組相聯(lián)Cache的32位微處理器，假定該Cache的塊為4個(gè)32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。

畫出其中一組的邏輯圖。

若傳送106個(gè)文字符號，且每個(gè)文字符號后均自動跟一個(gè)空格，按最短的編碼，共需傳送多少個(gè)二進(jìn)制位？若傳送波特率為9600bPS，共需傳送多少時(shí)間？

若在程序執(zhí)行過程中，每從主存裝入一塊到Cache，平均要對這個(gè)塊訪問16次，計(jì)算在這種情況下的Cache命中率。

假設(shè)在3000次訪存中，第一級Cache不命中110次，第二級Cache不命中55次。試問：在這種情況下，該Cache系統(tǒng)的局部不命中率和全局不命中率各是多少？

如果在程序執(zhí)行過程中訪問一個(gè)頁面，平均要對該頁面內(nèi)的存儲單元訪問1024次，求訪問存儲單元的命中率。

在有16個(gè)處理器的均勻洗牌網(wǎng)絡(luò)中，若要使第0號處理器與第15號處理器相連，需要經(jīng)過多少次均勻洗牌和交換置換。