如果把一條指令的執(zhí)行過程分解為“取指令”、“分析”（包括譯碼和取操作數(shù)等）和“執(zhí)行”（包括運(yùn)算和寫回結(jié)果等）三個階段，并采用三級流水線。仍然要采用指令取消技術(shù)，請修改上面的程序。

假設(shè)在3000次訪存中，第一級Cache不命中110次，第二級Cache不命中55次。試問：在這種情況下，該Cache系統(tǒng)的局部不命中率和全局不命中率各是多少？

如果一條指令的執(zhí)行過程分解為“取指令”和“分析”兩個階段，并采用兩級流水線。為了采用指令取消技術(shù)，請修改上面的程序。

設(shè)16個處理器編號分別為0，1，…，15，要用單級互連網(wǎng)絡(luò)，當(dāng)互連函數(shù)分別為：（1）Cube3（Cube1）（5）Butterfly（Butterfly）（8）σ-1（9）β（1）（13）ρ（2）時，第13號處理器分別與哪一個處理器相連？

若Cache的4個塊號為C0、C1、C2和C3，列出程序執(zhí)行過程中的Cache塊地址流。

浮點(diǎn)數(shù)系統(tǒng)使用的階碼基值re=2，階值位數(shù)q=2，尾數(shù)基值rm=10，尾數(shù)位數(shù)p′=1，即按照使用的二進(jìn)制位數(shù)來說，等價于p=4。計(jì)算在非負(fù)階、正尾數(shù)、規(guī)格化情況下的最小尾數(shù)值、最大尾數(shù)值、最大階值、可表示的最小值和最大值及可表示數(shù)的個數(shù)。

若在程序執(zhí)行過程中，每從主存裝入一塊到Cache，平均要對這個塊訪問16次，計(jì)算在這種情況下的Cache命中率。

共需要多少個觸發(fā)器和多少個與門？

若采用FIFO替換算法，計(jì)算Cache的塊命中率。

如果N=100，采用指令取消技術(shù)后，在程序執(zhí)行過程中，能夠節(jié)省多少個指令周期？