時(shí)序邏輯電路的結(jié)構(gòu)特征有（）。

模擬量是（）的，數(shù)字量是（）的。

觸發(fā)器對(duì)邊沿敏感，因此抗干擾能力比鎖存器更強(qiáng)。

某觸發(fā)器的特性方程為Qn+1=，這是一個(gè)（）觸發(fā)器。

下圖所示的電路能夠?qū)崿F(xiàn)的功能是（）。

要實(shí)現(xiàn)3變量的邏輯函數(shù)，可以使用（）加上若干基本邏輯門來實(shí)現(xiàn)。

D觸發(fā)器的特性方程是Qn+1=D，說明其輸出與現(xiàn)態(tài)無關(guān)，不是時(shí)序邏輯電路。

下面的555芯片，6腳是高電平有效，那么高電平的電壓值的范圍是多少？（）

雙向移位寄存器的數(shù)據(jù)輸入方式不包括（）。

數(shù)值比較器的擴(kuò)展方式有串聯(lián)和并聯(lián)兩種，其中并聯(lián)連接方式比串聯(lián)連接方式運(yùn)行速度快，但需要更多的芯片來構(gòu)成。