邏輯變量X與1異或結(jié)果是（），與0異或的結(jié)果是（）。

下列電路中不屬于時(shí)序邏輯電路的是（）。

由圖7-58所示數(shù)字邏輯信號的波形可知，三者的邏輯關(guān)系是（）。

圖7-52中a所示的固定偏置放大電路中，已知晶體管的輸出特性曲線和電路的直流負(fù)載線［圖7-52中的b］，可得出該電路的靜態(tài)值為（）。

如圖7-72所示，時(shí)鐘到來后，JK具有（）功能。

某邏輯電路如圖7-62所示，若輸入A=1，B=0，則輸出F1和F2分別為（）。

如圖7-57所示，將放大倍數(shù)為1，輸入電阻為1kΩ，，輸出電阻為50Ω的射極輸出器插接在信號源（uS，RS）與負(fù)載（RL）之間，形成圖b電路，與圖a電路相比，負(fù)載電壓的有效值為（）。

線路連接時(shí)，熱繼電器的熱元件，連接在（）下方

如圖7-70所示電路，Q1、Q2原始狀態(tài)為11，當(dāng)輸入兩個(gè)脈沖后的新狀態(tài)為（）。

邏輯表達(dá)式，可以簡化為（）。