有一個16KB4路組相聯(lián)Cache的32位微處理器，假定該Cache的塊為4個32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。

若對數(shù)字0～9和空格采用二進(jìn)制編碼，試設(shè)計(jì)編碼平均長度最短的編碼。

若采用LRU替換算法，計(jì)算Cache的塊命中率。

共需要多少個觸發(fā)器和多少個與門？

若Cache的4個塊號為C0、C1、C2和C3，列出程序執(zhí)行過程中的Cache塊地址流。

求出流水線的最優(yōu)調(diào)度策略及最小平均延遲時間和流水線的最大吞吐率。

如果把一條指令的執(zhí)行過程分解為“取指令”、“分析”（包括譯碼和取操作數(shù)等）和“執(zhí)行”（包括運(yùn)算和寫回結(jié)果等）三個階段，并采用三級流水線。仍然要采用指令取消技術(shù)，請修改上面的程序。

考慮題目全部要求，設(shè)計(jì)優(yōu)化實(shí)用的操作碼形式，并計(jì)算其操作碼的平均碼長。

若在程序執(zhí)行過程中，每從主存裝入一塊到Cache，平均要對這個塊訪問16次，計(jì)算在這種情況下的Cache命中率。

可能的最高頁命中率是多少？