A.120V
B.12V
C.0.8V
D.0
您可能感興趣的試卷
你可能感興趣的試題
A.有功功率
B.平均功率
C.視在功率
D.無功功率
A.220V,10μF
B.250V,10μF
C.300V,10μF
D.400V,10μF
A.D觸發(fā)器
B.RS觸發(fā)器
C.JK觸發(fā)器
D.T觸發(fā)器
A.雙穩(wěn)態(tài)觸發(fā)器
B.單穩(wěn)態(tài)觸發(fā)器
C.無穩(wěn)態(tài)觸發(fā)器
D.以上三個都不是
A.1.7
B.0.9
C.0.8
D.2.6
A.直流電源
B.萬用表
C.信號發(fā)生器
D.晶體管毫伏表
A.5V
B.10V
C.-5V
D.-10V
A.通過一個上拉電阻接至電源正端
B.接標準高電平
C.與其他信號輸入端并接使用
D.懸空
A.施密特觸發(fā)電路
B.單穩(wěn)態(tài)觸發(fā)電路
C.多諧振蕩器電路
D.存儲器電路
A.電路未達到最簡化
B.電路有多個輸出
C.電路中的時延不同
D.邏輯門類型不同
最新試題
3進制的加法計數(shù)器,需要()塊JK觸發(fā)器。
對理想運放,當運放工作在線性區(qū)時,其輸出電壓與兩個輸入端的電壓差呈非線性關系。
集成運放的反相輸入端,當輸入信號(ui1)由此輸入時,輸出信號(u0)與輸入ui1同相。
異步計數(shù)器的計數(shù)脈沖加到了最低位觸發(fā)器,而其它各位觸發(fā)器都是,依靠相鄰低位觸發(fā)器輸出的進位脈沖,采用逐級傳遞方式進行觸發(fā)。
所謂異步時序邏輯電路,是指電路中所有的觸發(fā)器,具有同一個時鐘脈沖CP的作用,因此各觸發(fā)器的狀態(tài)也不可能處于同一時刻改變。
6進制異步清零,最后一個計數(shù)狀態(tài)應該為()
從000一直到100這五個狀態(tài)是循環(huán)的,而且每來一個脈沖它就加一,很顯然它是一個()加法計數(shù)器。
3個JK觸發(fā)器,通過電路設計,可以接成()進制以內(nèi)的,任意進制的計數(shù)器。
由兩個觸發(fā)器組成的時序電路,所以其工作狀態(tài)應為()種。
放大電路靜態(tài)工作點設置不妥當,會產(chǎn)生飽和失真或截止失真。