A.非門
B.與非門
C.或門
D.或非門
您可能感興趣的試卷
你可能感興趣的試題
A.2—4
B.3—8
C.4—16
D.無(wú)法確定。
A.1，3
B.3，8
C.8，3
D.無(wú)法確定
A.1
B.9
C.10
D.多
A.獲得最簡(jiǎn)與或表達(dá)式
B.用最少的邏輯器件完成沒計(jì)
C.用最少的集電門完成設(shè)計(jì)
D.獲得最少的與項(xiàng)
A.邏輯電路圖
B.電路的邏輯功能
C.電路的真值表
D.邏輯函數(shù)式
最新試題
27系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號(hào)JK就為（）。
一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個(gè)。
簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡(jiǎn)述它們的作用。
如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。
ROM可以用來(lái)存儲(chǔ)程序、表格和大量固定數(shù)據(jù)，但它不可以用來(lái)實(shí)現(xiàn)（）。
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來(lái)實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡(jiǎn)述理由。
兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時(shí)，兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)（）。
7系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。