單項(xiàng)選擇題可以用來(lái)暫時(shí)存放數(shù)據(jù)的器件是（）。

A.計(jì)數(shù)器
B.寄存器
C.全加器
D.序列信號(hào)檢測(cè)器


你可能感興趣的試題

1.單項(xiàng)選擇題在下列功能表示方法中，不適合用于時(shí)序邏輯電路功能表示方法的是（）。

A.狀態(tài)轉(zhuǎn)換圖
B.特性方程
C.卡諾圖
D.數(shù)理方程

2.單項(xiàng)選擇題在下列器件中，不屬于時(shí)序邏輯電路的是（）。

A.計(jì)數(shù)器
B.移位寄存器
C.全加器
D.序列信號(hào)檢測(cè)器

5.單項(xiàng)選擇題已知Q3Q2Q1Q0是同步十進(jìn)制計(jì)數(shù)器的觸發(fā)器輸出，若以Q3作進(jìn)位，則其周期和脈沖寬度是（）。

A.10個(gè)CP脈沖，正脈沖寬度為1個(gè)CP周期
B.10個(gè)CP脈沖，正脈沖寬度為2個(gè)CP周期
C.10個(gè)CP脈沖，正脈沖寬度為4個(gè)CP周期
D.10個(gè)CP脈沖，正脈沖寬度為8個(gè)CP周期

6.單項(xiàng)選擇題在設(shè)計(jì)同步時(shí)序電路時(shí)，檢查到不能自行啟動(dòng)時(shí)，則（）。

A.只能用反饋復(fù)位法清零
B.只能用修改驅(qū)動(dòng)方程的方法
C.必須用反饋復(fù)位法清零并修改驅(qū)動(dòng)方程
D.可以采用反饋復(fù)位法（置位法），也可以采用修改驅(qū)動(dòng)方程的方法保證電路能白行啟動(dòng)。

10.單項(xiàng)選擇題當(dāng)集成維持—阻塞D型觸發(fā)器的異步置0端RD＝0時(shí)，則觸發(fā)器的次態(tài)（）。

A.與CP和D有關(guān)
B.與CP和D無(wú)關(guān)
C.只與CP有關(guān)
D.只與D有關(guān)

最新試題

TTL與非門(mén)閾值電壓UT的典型值是（）

題型：?jiǎn)雾?xiàng)選擇題

一個(gè)兩輸入端的門(mén)電路，當(dāng)輸入為10時(shí)，輸出不是1的門(mén)電路為（）

題型：?jiǎn)雾?xiàng)選擇題

試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來(lái)實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡(jiǎn)述理由。

題型：?jiǎn)柎痤}

小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為（）

題型：?jiǎn)雾?xiàng)選擇題

簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。

題型：?jiǎn)柎痤}

兩個(gè)與非門(mén)構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時(shí)，兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)（）。

題型：?jiǎn)雾?xiàng)選擇題

如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要求輸入每變化20mV，輸出信號(hào)的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。

題型：?jiǎn)雾?xiàng)選擇題

TTL與非門(mén)輸出高電平的參數(shù)規(guī)范值是（）

題型：?jiǎn)雾?xiàng)選擇題

一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡(jiǎn)述它們的作用。

題型：?jiǎn)柎痤}

如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。

題型：?jiǎn)雾?xiàng)選擇題