A.電路簡單
B.頻率穩(wěn)定度高
C.振蕩頻率高
D.振蕩頻率低
您可能感興趣的試卷
你可能感興趣的試題
A.3
B.4
C.5
D.6
A.畫原始狀態(tài)轉(zhuǎn)換圖
B.進(jìn)行狀態(tài)編碼
C.求時鐘方程
D.求驅(qū)動方程
A.l~10
B.1~16
C.1~99
D.1~100
A.1-~15
B.1~16
C.1~32
D.1~256
A.環(huán)形計數(shù)器
B.扭環(huán)形計數(shù)器
C.移位寄存器
D.序列信號檢測器
A.5
B.10
C.31
D.32
A.計數(shù)器
B.寄存器
C.全加器
D.序列信號檢測器
A.狀態(tài)轉(zhuǎn)換圖
B.特性方程
C.卡諾圖
D.數(shù)理方程
A.計數(shù)器
B.移位寄存器
C.全加器
D.序列信號檢測器
A.8
B.4
C.3
D.2
最新試題
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài),所以它不能被稱為()觸發(fā)器。
用1M×4的DRAM芯片通過()擴(kuò)展可以獲得4M×8的存儲器。
試提出數(shù)字頻率計的三種設(shè)計方案,比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn),設(shè)計方案是最佳嗎?簡述理由。
一個兩輸入端的門電路,當(dāng)輸入為10時,輸出不是1的門電路為()
10-4線優(yōu)先編碼器允許同時輸入()路編碼信號。
兩個與非門構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時,兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會()。
一個VHDL模塊是否必須有一個實(shí)體和一個結(jié)構(gòu)體?是否可以有多個實(shí)體和結(jié)構(gòu)體?簡述它們的作用。
利用2個74LS138和1個非門,可以擴(kuò)展得到1個()線譯碼器。
如果把D觸發(fā)器的輸出Q反饋連接到輸入D,則輸出Q的脈沖波形的頻率為CP脈沖頻率f的()。
什么是觸發(fā)器的空翻現(xiàn)象,如何避免空翻?