A.PAL
B.GAL
C.PROM
D.PLA
您可能感興趣的試卷
你可能感興趣的試題
A.PAL
B.GAL
C.PROM
D.PLA
A.PAL
B.GAL
C.PROM
D.PLA
A.PAL的或陣列可編程
B.PAL的與陣列、或陣列均不可編程
C.PAL與陣列、或陣列均可編程
D.PAL的與陣列可編程
A.輸入緩沖電路
B.與陣列
C.輸出緩沖電路
D.移位寄存器
A.多諧振蕩器
B.單穩(wěn)態(tài)觸發(fā)器
C.施密特觸發(fā)器
D.石英晶體多謝振蕩器
A.3.33V
B.5V
C.6.66V
D.10V
A.多諧振蕩器
B.單穩(wěn)態(tài)觸發(fā)器
C.施密特觸發(fā)器
D.JK觸發(fā)器
A.555
B.556
C.7556
D.7555
A.速度快高
B.電路簡單
C.振蕩頻率穩(wěn)定
D.輸出波形邊沿陡峭。
A.正弦波
B.矩形波
C.三角波
D.鋸齒波
最新試題
用1M×4的DRAM芯片通過()擴(kuò)展可以獲得4M×8的存儲器。
根據(jù)什么判斷簡單電路中的險象存在?
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了()對轉(zhuǎn)換精度的影響。
具有“有1出0、全0出1”功能的邏輯門是()
采用浮柵技術(shù)的EPROM中存儲的數(shù)據(jù)是()可擦除的。
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是()。
簡述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
判斷如下VHDL的操作是否正確,如不正確,請改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
若停電數(shù)分鐘后恢復(fù)供電,()中的信息能夠保持不變。
TTL與非門閾值電壓UT的典型值是()