A.不含記憶電路
B.不含反饋電路
C.從輸入端開始單向傳輸?shù)捷敵?
D.任何時候的輸出僅與當時的輸入有關
您可能感興趣的試卷
你可能感興趣的試題
A.引入封鎖脈沖
B.引入選通脈沖
C.接入濾波電容
D.修改邏輯設計,增加冗余項
A.化簡函數(shù)表達式
B.列出真值表
C.說明給定電路的基本功能
D.根據(jù)最簡輸出函數(shù)表達式畫出邏輯圖
A.根據(jù)給定的邏輯圖寫出輸出邏輯函數(shù)表達式
B.化簡函數(shù)表達式
C.列出真值表
D.根據(jù)最簡輸出函數(shù)表達式畫出邏輯圖
A.加法器
B.比較器
C.譯碼器
D.數(shù)據(jù)選擇器
A.真值表
B.卡諾圖
C.邏輯表達式
D.時序圖
A.由常用門電路組合而成
B.無輸出到輸入的反饋連接
C.不包含可以存儲信號的記憶元件
D.輸出只由輸入決定
A.邏輯競爭
B.臨界競爭
C.非臨界競爭
D.功能競爭
A.級連法
B.擴展法
C.降維法
D.重新選擇器件,使m=n
A.譯碼器
B.數(shù)據(jù)選擇器
C.數(shù)值比較器
D.加法器
A.SSI
B.MSI
C.LSI
D.VLSI
最新試題
判斷如下VHDL的操作是否正確,如不正確,請改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
與倒T形電阻網(wǎng)絡DAC相比,權電流網(wǎng)絡D/A轉換器的主要優(yōu)點是消除了()對轉換精度的影響。
10-4線優(yōu)先編碼器允許同時輸入()路編碼信號。
什么是觸發(fā)器的空翻現(xiàn)象,如何避免空翻?
以下代碼中為無權碼的為()。
TTL與非門輸出高電平的參數(shù)規(guī)范值是()
TTL與非門輸出低電平的參數(shù)規(guī)范值是()
兩個與非門構成的基本RS觸發(fā)器,當Q=1、Q=0時,兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會()。
試提出數(shù)字頻率計的三種設計方案,比較各種方案的特點。如果用HDPLD來實現(xiàn),設計方案是最佳嗎?簡述理由。
DRAM4164有2根片選線(RAS和CAS)、8根地址線和1根數(shù)據(jù)線。請判斷它的存儲容量為多少?