多項(xiàng)選擇題74LS138是()。

A.集成3線-8線譯碼器
B.集成3線-8線數(shù)據(jù)選擇器
C.集成8線-3線譯碼器
D.集成3線-8線數(shù)據(jù)分配器


你可能感興趣的試題

1.多項(xiàng)選擇題將十進(jìn)制數(shù)的10個(gè)數(shù)字0~9編成二進(jìn)制代碼的電路稱為()。

A.8421BCD編碼器
B.二進(jìn)制編碼器
C.二-十進(jìn)制編碼器
D.十進(jìn)制編碼器

2.多項(xiàng)選擇題常見的譯碼器有哪幾種。()

A.變量譯碼器
B.優(yōu)先譯碼器
C.碼制變換譯碼器
D.顯示譯碼器

3.多項(xiàng)選擇題譯碼是編碼的逆過程,譯碼器的輸出可以是().

A.高電平
B.高阻
C.脈沖
D.低電平

4.多項(xiàng)選擇題數(shù)值比較器有哪幾種輸出結(jié)果。()

A.大于
B.小于
C.相等
D.不確定

5.多項(xiàng)選擇題下列器件中,()屬于組合邏輯電路。

A.觸發(fā)器
B.計(jì)數(shù)器
C.數(shù)據(jù)分配器
D.數(shù)據(jù)選擇器

6.多項(xiàng)選擇題組合邏輯電路的特點(diǎn)是()。

A.不含記憶電路
B.不含反饋電路
C.從輸入端開始單向傳輸?shù)捷敵?
D.任何時(shí)候的輸出僅與當(dāng)時(shí)的輸入有關(guān)

7.多項(xiàng)選擇題組合邏輯電路的設(shè)計(jì)中,常用的消除競(jìng)爭(zhēng)-冒險(xiǎn)的方法是()。

A.引入封鎖脈沖
B.引入選通脈沖
C.接入濾波電容
D.修改邏輯設(shè)計(jì),增加冗余項(xiàng)

8.多項(xiàng)選擇題組合邏輯電路分析步驟除了根據(jù)給定的邏輯圖寫出輸出函數(shù)表達(dá)式還有()。

A.化簡(jiǎn)函數(shù)表達(dá)式
B.列出真值表
C.說明給定電路的基本功能
D.根據(jù)最簡(jiǎn)輸出函數(shù)表達(dá)式畫出邏輯圖

9.多項(xiàng)選擇題組合邏輯電路的設(shè)計(jì)過程除了邏輯抽象還包含()

A.根據(jù)給定的邏輯圖寫出輸出邏輯函數(shù)表達(dá)式
B.化簡(jiǎn)函數(shù)表達(dá)式
C.列出真值表
D.根據(jù)最簡(jiǎn)輸出函數(shù)表達(dá)式畫出邏輯圖

10.多項(xiàng)選擇題下列器件屬于組合邏輯器件的是()。

A.加法器
B.比較器
C.譯碼器
D.數(shù)據(jù)選擇器

最新試題

以下代碼中為無(wú)權(quán)碼的為()。

題型:?jiǎn)雾?xiàng)選擇題

用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù),需要增加若干個(gè)()。

題型:?jiǎn)雾?xiàng)選擇題

7系列EPROM存儲(chǔ)的數(shù)據(jù)是()可擦除的。

題型:?jiǎn)雾?xiàng)選擇題

判斷如下VHDL的操作是否正確,如不正確,請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。

題型:?jiǎn)柎痤}

以下哪個(gè)編碼不能是二-十進(jìn)制譯碼器的輸入編碼()

題型:?jiǎn)雾?xiàng)選擇題

兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時(shí),兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)()。

題型:?jiǎn)雾?xiàng)選擇題

一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡(jiǎn)述它們的作用。

題型:?jiǎn)柎痤}

電可擦除的PROM器件是()

題型:?jiǎn)雾?xiàng)選擇題

一個(gè)16選一的數(shù)據(jù)選擇器,其地址輸入(選擇控制輸入)端有()個(gè)。

題型:?jiǎn)雾?xiàng)選擇題

()在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用,其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。

題型:?jiǎn)雾?xiàng)選擇題