有一個16KB4路組相聯(lián)Cache的32位微處理器，假定該Cache的塊為4個32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。

畫出其中一組的邏輯圖。

若傳送106個文字符號，且每個文字符號后均自動跟一個空格，按最短的編碼，共需傳送多少個二進制位？若傳送波特率為9600bPS，共需傳送多少時間？

若在程序執(zhí)行過程中，每從主存裝入一塊到Cache，平均要對這個塊訪問16次，計算在這種情況下的Cache命中率。

為了使存儲系統(tǒng)的訪問效率從0.5提高到0.94，塊的大小至少增加到幾個字？

考慮題目全部要求，設(shè)計優(yōu)化實用的操作碼形式，并計算其操作碼的平均碼長。

僅根據(jù)使用頻度，不考慮其它要求，設(shè)計出全Huffman操作碼，計算其平均碼長。

設(shè)16個處理器編號分別為0，1，…，15，要用單級互連網(wǎng)絡(luò)，當(dāng)互連函數(shù)分別為：（1）Cube3（Cube1）（5）Butterfly（Butterfly）（8）σ-1（9）β（1）（13）ρ（2）時，第13號處理器分別與哪一個處理器相連？

為了使存儲系統(tǒng)的訪問效率達到0.94，命中率和等效訪問周期應(yīng)該提高到多少？

可能的最高頁命中率是多少？