A.右移串入
B.并入,并出
C.左移串入
D.串出
E.狀態(tài)保持
您可能感興趣的試卷
你可能感興趣的試題
A.功耗小
B.功耗大
C.工作速度快
D.帶負(fù)載強(qiáng)
E.抗干擾強(qiáng)
A.地址線有1K條
B.數(shù)據(jù)線10條
C.存儲(chǔ)容量1024×8
D.數(shù)據(jù)線8條
E.地址線有10條
A.脈寬
B.轉(zhuǎn)換精度
C.轉(zhuǎn)換速度
D.周期
A.多余輸入端可以懸空
B.多余輸入端不可以懸空
C.不能實(shí)現(xiàn)線與
A.當(dāng)?shù)刂反a為10時(shí),選擇D2作為輸出。
B.若要選擇D0作為輸出,地址碼必須為00。
C.當(dāng)?shù)刂反a為10時(shí),選擇D1作為輸出。
D.若要選擇D0作為輸出,地址碼必須為11。
最新試題
555芯片的4腳可以直接控制輸出端3腳的電位,2腳也可以控制輸出端3腳的電位,6腳也可以控制輸出端3腳的電位,那么這三個(gè)引腳哪個(gè)的優(yōu)先級(jí)別最高?()
D觸發(fā)器的特性方程是Qn+1=D,說明其輸出與現(xiàn)態(tài)無關(guān),不是時(shí)序邏輯電路。
觸發(fā)器對(duì)邊沿敏感,因此抗干擾能力比鎖存器更強(qiáng)。
8D鎖存器74HC/HCT373的主要工作模式包括()。
?標(biāo)有藍(lán)色的那個(gè)最小項(xiàng)的編號(hào)在(A,B,C)人為規(guī)定位權(quán)的方式下,編號(hào)為幾?()
下面的555芯片,6腳是高電平有效,那么高電平的電壓值的范圍是多少?()
組合邏輯電路設(shè)計(jì)的一般步驟包括()。
兩個(gè)狀態(tài)互為等價(jià)狀態(tài),則它們一定()。
下圖用D觸發(fā)器構(gòu)建了一個(gè)()觸發(fā)器。
基本鎖存器的約束條件是()。