A.0AH
B.0BH
C.0CH
D.0DH
您可能感興趣的試卷
你可能感興趣的試題
A.M/引腳可直接引用
B.由編程進(jìn)行模式設(shè)定
C.需要總線控制器8288
D.適用于單一處理機(jī)系統(tǒng)
A.CPU提供全部控制信號
B.由編程進(jìn)行模式設(shè)定
C.不需要8286收發(fā)器
D.需要總線控制器8288
A.數(shù)據(jù)
B.地址
C.狀態(tài)
D.其它
A.1個
B.2個
C.4個
D.6個
A.00017H
B.00068H
C.0005CH
D.0005EH
最新試題
I2C總線的多主機(jī)仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的（）實(shí)現(xiàn)的。
指令A(yù)DD AL，6[BP][DI]是錯誤的。（）
假設(shè)在增計數(shù)模式下的計數(shù)時鐘為12MHz，定時1s如何實(shí)現(xiàn)（）。
只要讀取8086CPU存儲器偶地址存儲體內(nèi)容時，BHE#=1，A0=0。（）
某存儲器系統(tǒng)要求采用3：8譯碼器對A19~A15進(jìn)行全譯碼，需要（）片。
容量為8K×8bit的存儲器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。
采用1K*1bit的芯片構(gòu)成1K*8bit的存儲器系統(tǒng)，每個字節(jié)的各位分別存儲在8個芯片中，每次同時讀寫8個芯片。（）
在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
8086CPU讀取外設(shè)端口數(shù)據(jù)時，一次可以讀取16位二進(jìn)制數(shù)。（）
在查詢式輸出接口典型電路中，數(shù)據(jù)端口地址和狀態(tài)端口地址可以是相同地址。（）