A.縮小為原值的1/2
B.縮小為原值的1/4
C.擴(kuò)大為原值的2倍
D.擴(kuò)大為原值的4倍
您可能感興趣的試卷
你可能感興趣的試題
執(zhí)行指令I(lǐng)N AL,7CH時(shí),、、的狀態(tài)為:()
A.1、1、0
B.0、1、0
C.1、0、1
D.1、1、1
A.MOV AX,[24H]
B.MUL BX
C.ADD AL,CX
D.POP DX
執(zhí)行以下指令后,標(biāo)志寄存器的內(nèi)容為:()
MOV AL,84H
ADD AL,9CH
A.C=0,P=1,Z=1
B.C=1,P=0,Z=0
C.C=1,P=1,Z=1
D.C=1,P=1,Z=0
A.NOT BL
B.AND BL,0FH
C.XOR B*,0FH
D.OR BL,PFH
已知AX=0BBCCH,CF=1,以下三條指令執(zhí)行后,AX中內(nèi)容是:()
OR AX,3
CLC
RCL AX,1
A.779FH
B.779EH
C.779DH
D.7799H
最新試題
在一個(gè)較短的時(shí)間間隔內(nèi),CPU訪問存儲(chǔ)器時(shí),無論是存取指令還是存取數(shù)據(jù),所訪問的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中,而對此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的()性。
SPI總線有四工作模式,取決于()和()這兩位的組合。
要組成32M×8bit的存儲(chǔ)器,需要1M×4bit的存儲(chǔ)芯片共()片。
在I2C總線中,應(yīng)答信號始終由從機(jī)發(fā)出。
假設(shè)在增計(jì)數(shù)模式下的計(jì)數(shù)時(shí)鐘為12MHz,定時(shí)1s如何實(shí)現(xiàn)()。
在嵌入式應(yīng)用系統(tǒng)中,模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
按照是否需要刷新操作分類,RAM可分為()和()。
指令A(yù)DD AL,6[BP][DI]是錯(cuò)誤的。()
SPI總線是一種()形總線結(jié)構(gòu),在SCLK時(shí)鐘信號的控制下,兩個(gè)雙向()寄存器進(jìn)行數(shù)據(jù)交換。
增計(jì)數(shù)模式的計(jì)數(shù)過程是()。