A.兩者統(tǒng)一編址，通過(guò)相同的指令訪問(wèn)兩個(gè)空間
B.兩者獨(dú)立編址，通過(guò)不同的指令訪問(wèn)兩個(gè)空間
C.采用混合編址，即獨(dú)立編址和統(tǒng)一編址均采用
D.軟件編址
您可能感興趣的試卷
你可能感興趣的試題
已知以下數(shù)據(jù)段：
DATA SEGMENT
VAR1 DB 8 dup (2, 3 dup(?))
VAR2 DW VAR3, VAR1, 10h
VAR3 DW 10, ?, 8 dup(?)
DATA ENDS
數(shù)據(jù)段DATA中定義的三個(gè)變量共占用（）字節(jié)空間。
A.78
B.68
C.58
D.47
A.段內(nèi)直接轉(zhuǎn)移
B.段內(nèi)間接轉(zhuǎn)移
C.段間直接轉(zhuǎn)移
D.段間間接轉(zhuǎn)移
A.21H
B.40H
C.43H
D.128H
A.0FF6H
B.0FF8H
C.1006H
D.1008H
A.段內(nèi)直接轉(zhuǎn)移
B.段內(nèi)間接轉(zhuǎn)移
C.段間直接轉(zhuǎn)移
D.段間間接轉(zhuǎn)移
最新試題
STM32的I2C接口最多有（）個(gè)，在快速模式下，最高通訊速度可達(dá)（）。
在一個(gè)較短的時(shí)間間隔內(nèi)，CPU訪問(wèn)存儲(chǔ)器時(shí)，無(wú)論是存取指令還是存取數(shù)據(jù)，所訪問(wèn)的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中，而對(duì)此范圍以外的地址訪問(wèn)甚少的現(xiàn)象就稱(chēng)為程序訪問(wèn)的（）性。
下列選項(xiàng)中不屬于使用中斷的優(yōu)勢(shì)的選項(xiàng)是（）。
SPI總線(xiàn)的4個(gè)信號(hào)是（）、（）、（）和/CS或/SS。
采用1K*1bit的芯片構(gòu)成1K*8bit的存儲(chǔ)器系統(tǒng)，每個(gè)字節(jié)的各位分別存儲(chǔ)在8個(gè)芯片中，每次同時(shí)讀寫(xiě)8個(gè)芯片。（）
某存儲(chǔ)器系統(tǒng)要求采用3：8譯碼器對(duì)A19~A15進(jìn)行全譯碼，需要（）片。
I2C總線(xiàn)的通信速率僅由主機(jī)確定。
假設(shè)在增計(jì)數(shù)模式下的計(jì)數(shù)時(shí)鐘為12MHz，定時(shí)1s如何實(shí)現(xiàn)（）。
I2C總線(xiàn)的多主機(jī)仲裁是依靠?jī)蓷l信號(hào)線(xiàn)的開(kāi)漏輸出與上位電阻形成的（）實(shí)現(xiàn)的。
在I2C總線(xiàn)中，應(yīng)答信號(hào)始終由從機(jī)發(fā)出。