您可能感興趣的試卷
你可能感興趣的試題
A.當(dāng)CPU在執(zhí)行指令時(shí)，CPU與DMA控制器同時(shí)提出了對(duì)主存訪(fǎng)問(wèn)的要求，這是應(yīng)首先滿(mǎn)足CPU的要求，以免指令執(zhí)行發(fā)生錯(cuò)誤，而DMA傳送數(shù)據(jù)是可等待的
B.DMA周期挪用方式是在CPU訪(fǎng)問(wèn)存儲(chǔ)器總線(xiàn)周期結(jié)束時(shí)，插入一個(gè)DMA訪(fǎng)問(wèn)周期。在此期間，CPU等待或執(zhí)行不需要訪(fǎng)問(wèn)內(nèi)存的操作
C.因?yàn)镈MA傳送是在DMA控制器控制下內(nèi)存與外設(shè)直接數(shù)據(jù)傳送，因此在這種方式中，始終不需要CPU干預(yù)
D.CPU在接到DMA請(qǐng)求后，必須盡快地在一條指令執(zhí)行后予以響應(yīng)
A.非向量中斷是單一中斷源的中斷，而向量中斷是多中斷源的中斷
B.非向量中斷只有單一中斷處理程序入口，而向量中斷有多個(gè)中斷處理程序入口
C.非向量中斷是單級(jí)中斷，而向量中斷可以實(shí)現(xiàn)多級(jí)中斷
D.非向量不能作為中斷隱指令，而向量可以形成隱指令
A.使CPU能找到中斷處理程序的入口地址
B.使中斷返回后，能回到斷點(diǎn)處繼續(xù)原程序的執(zhí)行
C.使CPU和外圍設(shè)備能并行工作
D.為了實(shí)現(xiàn)中斷嵌套
最新試題
存儲(chǔ)在能永久保存信息的器件中的程序被稱(chēng)為（）。
RAM記憶單元從6管變到4管，在保持狀態(tài)時(shí)沒(méi)有外加電源供電，使得RAM成為了（）。
柵極電平只能維持一段時(shí)間，若要維持所保存的信息，需要對(duì)C1、C2電容充電，此過(guò)程被稱(chēng)為“刷新（refresh）”。刷新過(guò)程也就是讀出過(guò)程，但只為完成充電而并不需要讀出信息，定期執(zhí)行一次（）。
從給定的選項(xiàng)中選擇你認(rèn)為正確的一項(xiàng)。A.讀取指令B.指令譯碼C.下一條指令地址的計(jì)算D.數(shù)據(jù)計(jì)算E.控制器設(shè)計(jì)簡(jiǎn)單F.控制器設(shè)計(jì)復(fù)雜（1）一個(gè)指令周期中，（）是每一條指令都必須執(zhí)行的，所完成的功能對(duì)所有指令都相同。（2）一個(gè)指令周期中，（）對(duì)多數(shù)指令所完成的功能是類(lèi)似的。（3）一條指令在執(zhí)行過(guò)程中，一定要完成（）并保存，以保證程序自動(dòng)連續(xù)執(zhí)行。（4）指令采取順序方式執(zhí)行的優(yōu)點(diǎn)是（）。（5）指令流水線(xiàn)方式是提高計(jì)算機(jī)硬件性能的重要技術(shù)和有效措施，但它的（）。
刷新控制電路的主要任務(wù)是解決刷新和（）之間的矛盾。
將十六進(jìn)制數(shù)（2BA）16化成十進(jìn)制數(shù)，正確結(jié)果為（）。
計(jì)算機(jī)的I/O接口是（）之間的交接界面。
動(dòng)態(tài)MOS記憶單元是靠MOS電路中的柵極（）來(lái)存儲(chǔ)信息的。
（）又稱(chēng)字選法，所對(duì)應(yīng)的存儲(chǔ)器是字結(jié)構(gòu)的。
從給定的選項(xiàng)中選擇你認(rèn)為正確的一項(xiàng)。A.階碼B.尾數(shù)C.階碼和尾數(shù)D.浮點(diǎn)數(shù)E.移碼數(shù)F.規(guī)格化操作G.隱藏位技術(shù)（1）對(duì)于同一個(gè)數(shù)值，它的（）與補(bǔ)碼數(shù)的數(shù)值位相同，符號(hào)位相反。（2）浮點(diǎn)數(shù)用（）表示數(shù)據(jù)。（3）小數(shù)點(diǎn)的位置可以在數(shù)據(jù)位移動(dòng)的數(shù)據(jù)稱(chēng)為（）。（4）浮點(diǎn)數(shù)的溢出，是由其（）是否溢出表現(xiàn)出來(lái)的。（5）在實(shí)用中把浮點(diǎn)數(shù)的尾數(shù)左移一位，將最高位的1移走，從而提高數(shù)值的精度，這項(xiàng)處理稱(chēng)之為（）。