全加器的輸入信號是（）

由兩個觸發(fā)器組成的時序電路，所以其工作狀態(tài)應為（）種。

4位二進制加法計數(shù)器的，計數(shù)長度為（）

平衡電阻是保證了集成運放兩個輸入端，靜態(tài)時外接電阻相等。

使用中若IC大于ICM，即使晶體管不損壞，β也會下降。

所謂異步時序邏輯電路，是指電路中所有的觸發(fā)器，具有同一個時鐘脈沖CP的作用，因此各觸發(fā)器的狀態(tài)也不可能處于同一時刻改變。

現(xiàn)有58個信息等待用二進制代碼進行編碼，需要用8位二進制代碼來表示。

3進制的加法計數(shù)器，需要（）塊JK觸發(fā)器。

集成運放在信號運算中的應用電路有（）

放大電路靜態(tài)工作點設(shè)置不妥當，會產(chǎn)生飽和失真或截止失真。