A.M／IO輸出高電平、WR輸出高電平
B.M／iO輸出低電平，RD輸出低電平
C.M／IO輸出低電平、WR輸出低電平
D.M／IO輸出高電平、RD輸出高電平
您可能感興趣的試卷
你可能感興趣的試題
A.低電平
B.高電平
C.上升沿觸發(fā)
D.下降沿觸發(fā)
A.DEN
B.NMI
C.MN/MX
D.ALE
A.T3下降沿
B.T3上升沿
C.T2下降沿
D.T2上升沿
A.21
B.1
C.2
D.24
A.芯片地址引線送出的20位地址碼
B.段內(nèi)某單元相對(duì)段首地址的差值
C.程序中對(duì)存儲(chǔ)器地址的一種表示
D.芯片地址引線送出的16位地址碼
最新試題
8086CPU讀取外設(shè)端口數(shù)據(jù)時(shí)，一次可以讀取16位二進(jìn)制數(shù)。（）
MSP430單片機(jī)可以通過方向寄存器的8個(gè)位分別定義8個(gè)引腳的輸入/輸出方向。（）
假設(shè)在增計(jì)數(shù)模式下的計(jì)數(shù)時(shí)鐘為12MHz，定時(shí)1s如何實(shí)現(xiàn)（）。
下列選項(xiàng)中不屬于使用中斷的優(yōu)勢(shì)的選項(xiàng)是（）。
按照是否需要刷新操作分類，RAM可分為（）和（）。
在一個(gè)較短的時(shí)間間隔內(nèi)，CPU訪問存儲(chǔ)器時(shí)，無(wú)論是存取指令還是存取數(shù)據(jù)，所訪問的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中，而對(duì)此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的（）性。
SPI總線是一種（）形總線結(jié)構(gòu)，在SCLK時(shí)鐘信號(hào)的控制下，兩個(gè)雙向（）寄存器進(jìn)行數(shù)據(jù)交換。
I2C總線的多主機(jī)仲裁是依靠?jī)蓷l信號(hào)線的開漏輸出與上位電阻形成的（）實(shí)現(xiàn)的。
在I2C總線中，應(yīng)答信號(hào)始終由從機(jī)發(fā)出。
指令A(yù)DD AL，6[BP][DI]是錯(cuò)誤的。（）