您可能感興趣的試卷
你可能感興趣的試題
A.擴(kuò)大主存容量
B.提高CPU運(yùn)行速度
C.提高總線速度
D.提高主存速度
A.12
B.13
C.11
D.10
A.控制處理器工作
B.解決總線共享和產(chǎn)生控制信號(hào)
C.提高總線驅(qū)動(dòng)能力
D.以上都不是
A.提高總線控制能力
B.提高總線驅(qū)動(dòng)能力
C.控制協(xié)處理器
D.解決總線共享控制問(wèn)題
A.提高總線驅(qū)動(dòng)能力
B.控制協(xié)處理器工作
C.解決總線的共享控制和產(chǎn)生總線控制信號(hào)
D.以上都不是
最新試題
8086CPU讀取外設(shè)端口數(shù)據(jù)時(shí)，一次可以讀取16位二進(jìn)制數(shù)。（）
I2C總線的通信速率僅由主機(jī)確定。
假設(shè)在增計(jì)數(shù)模式下的計(jì)數(shù)時(shí)鐘為12MHz，定時(shí)1s如何實(shí)現(xiàn)（）。
SPI總線是一種（）形總線結(jié)構(gòu)，在SCLK時(shí)鐘信號(hào)的控制下，兩個(gè)雙向（）寄存器進(jìn)行數(shù)據(jù)交換。
嵌入式系統(tǒng)接口擴(kuò)展的4種基本方法是（）、（）、（）和通信擴(kuò)展。
采用1K*1bit的芯片構(gòu)成1K*8bit的存儲(chǔ)器系統(tǒng)，每個(gè)字節(jié)的各位分別存儲(chǔ)在8個(gè)芯片中，每次同時(shí)讀寫(xiě)8個(gè)芯片。（）
要組成32M×8bit的存儲(chǔ)器，需要1M×4bit的存儲(chǔ)芯片共（）片。
只要讀取8086CPU存儲(chǔ)器偶地址存儲(chǔ)體內(nèi)容時(shí)，BHE#=1，A0=0。（）
MOV指令執(zhí)行之后將源操作數(shù)（字或字節(jié)）傳送到目的操作數(shù)。（）
在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。