在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。

I2C總線的通信速率僅由主機(jī)確定。

I2C總線的多主機(jī)仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的（）實(shí)現(xiàn)的。

SPI總線有四工作模式，取決于（）和（）這兩位的組合。

在I2C總線中，應(yīng)答信號始終由從機(jī)發(fā)出。

某存儲器系統(tǒng)要求采用3：8譯碼器對A19~A15進(jìn)行全譯碼，需要（）片。

假設(shè)在增計(jì)數(shù)模式下的計(jì)數(shù)時(shí)鐘為12MHz，定時(shí)1s如何實(shí)現(xiàn)（）。

下列選項(xiàng)中不屬于使用中斷的優(yōu)勢的選項(xiàng)是（）。

要組成32M×8bit的存儲器，需要1M×4bit的存儲芯片共（）片。

MSP430單片機(jī)的JTAG引腳可用于程序下載和在線調(diào)試。（）