I2C總線的兩條信號線的名稱是（）和（）。

按照是否需要刷新操作分類，RAM可分為（）和（）。

8086CPU讀取外設(shè)端口數(shù)據(jù)時，一次可以讀取16位二進制數(shù)。（）

在一個較短的時間間隔內(nèi)，CPU訪問存儲器時，無論是存取指令還是存取數(shù)據(jù)，所訪問的存儲單元都趨于聚集在一個較小的連續(xù)區(qū)域中，而對此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的（）性。

在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時序擴展比硬件I2C通信擴展具有更大的靈活性。

8086CPU內(nèi)部標志寄存器FLAG共有6個有效的標志位。

采用1K*1bit的芯片構(gòu)成1K*8bit的存儲器系統(tǒng)，每個字節(jié)的各位分別存儲在8個芯片中，每次同時讀寫8個芯片。（）

I2C總線的多主機仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的（）實現(xiàn)的。

在I2C總線中，應(yīng)答信號始終由從機發(fā)出。

ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲器。（）