A.ARCHITECTURE
B.ENTITY
C.PROCESS
D.PACKAGE
您可能感興趣的試卷
你可能感興趣的試題
A.順序
B.并行
C.即可順序也可并行
D.無法確定
A.行為、元件及連接關(guān)系
B.元件、子程序、公用數(shù)據(jù)類型
C.名稱和端口的引腳等
D.可編譯的設(shè)計單元
A.行為、元件及連接關(guān)系
B.元件、子程序、公用數(shù)據(jù)類型
C.名稱和端口的引腳等
D.可編譯的設(shè)計單元
A、如果a+b=a+c，則b=c
B、如果ab=ac，則b=c
C、如果a*a=1，則a=1
D、如果a+a=a，則a=1
A.基本RS觸發(fā)器
B.同步D觸發(fā)器
C.主從JK觸發(fā)器
D.維持－阻塞D觸發(fā)器
最新試題
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。
與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對轉(zhuǎn)換精度的影響。
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是（）。
以下代碼中為無權(quán)碼的為（）。
根據(jù)什么判斷簡單電路中的險象存在？
試提出數(shù)字頻率計的三種設(shè)計方案，比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn)，設(shè)計方案是最佳嗎？簡述理由。
什么是觸發(fā)器的空翻現(xiàn)象，如何避免空翻？
判斷如下VHDL的操作是否正確，如不正確，請改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
7系列EPROM存儲的數(shù)據(jù)是（）可擦除的。
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個（）。