A.與或非式
B.與或式
C.與非式
D.或非式
您可能感興趣的試卷
你可能感興趣的試題
A.比較器
B.地址譯碼
C.讀/寫控制電路
D.存儲(chǔ)矩陣
A.多諧振蕩器
B.施密特觸發(fā)器
C.JK觸發(fā)器
D.單穩(wěn)態(tài)觸發(fā)器
E.RS觸發(fā)器
A.表達(dá)式
B.波形圖
C.真值表
D.最小項(xiàng)表達(dá)式
E.卡諾圖
F.邏輯圖
A.不同的最小項(xiàng),使其值為1的取值組合相同。
B.不同的最小項(xiàng),使其值為1的取值組合不同。
C.對(duì)變量任一組取值,任意兩個(gè)最小項(xiàng)之積為1。
D.對(duì)變量任一組取值,所有最小項(xiàng)之和恒為1。
E.對(duì)變量任一組取值,任意兩個(gè)最小項(xiàng)之積為0。
A.分頻
B.定時(shí)
C.編碼
D.選擇
最新試題
某觸發(fā)器的特性方程為Qn+1=,這是一個(gè)()觸發(fā)器。
結(jié)構(gòu)較復(fù)雜、運(yùn)行速度較快的時(shí)序電路廣泛采用同步方式來實(shí)現(xiàn)。
下圖是一張()觸發(fā)器的狀態(tài)圖。
下圖用D觸發(fā)器構(gòu)建了一個(gè)()觸發(fā)器。
組合邏輯電路設(shè)計(jì)的一般步驟包括()。
基本鎖存器的約束條件是()。
數(shù)值比較器的擴(kuò)展方式有串聯(lián)和并聯(lián)兩種,其中并聯(lián)連接方式比串聯(lián)連接方式運(yùn)行速度快,但需要更多的芯片來構(gòu)成。
編碼器CD4532中,當(dāng)輸出為000時(shí),還需要通過()端口是否為高電平來判斷是否為正常編碼輸出。
集成同步二進(jìn)制計(jì)數(shù)器74LVC161的TC端口輸出高電平時(shí),說明此時(shí)計(jì)數(shù)器發(fā)生進(jìn)位操作。
要實(shí)現(xiàn)3變量的邏輯函數(shù),可以使用()加上若干基本邏輯門來實(shí)現(xiàn)。