A.AX
B.CX
C.DX
D.BX
您可能感興趣的試卷
你可能感興趣的試題
A.CCR0=12000
B.CCR0=12M
C.CCR0=12000000
D.多次中斷,中斷計(jì)數(shù)
A.提高效率
B.暫停正在執(zhí)行的程序
C.實(shí)現(xiàn)實(shí)時(shí)處理
D.故障自行處理
A.3
B.2
C.5
D.4
A.16
B.10
C.1
D.32
A.0-65535
B.0-CCR0
C.0-CCR1
D.0-CCR0-0
最新試題
通過條件轉(zhuǎn)移指令JXX可以實(shí)現(xiàn)分支結(jié)構(gòu)程序的編寫。()
要組成32M×8bit的存儲(chǔ)器,需要1M×4bit的存儲(chǔ)芯片共()片。
8086CPU內(nèi)部標(biāo)志寄存器FLAG共有6個(gè)有效的標(biāo)志位。
在一個(gè)較短的時(shí)間間隔內(nèi),CPU訪問存儲(chǔ)器時(shí),無論是存取指令還是存取數(shù)據(jù),所訪問的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中,而對(duì)此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的()性。
STM32的I2C接口最多有()個(gè),在快速模式下,最高通訊速度可達(dá)()。
I2C總線的兩條信號(hào)線的名稱是()和()。
ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲(chǔ)器。()
容量為8K×8bit的存儲(chǔ)器芯片,該芯片的地址線有()根,數(shù)據(jù)線有()根。
I2C總線的多主機(jī)仲裁是依靠兩條信號(hào)線的開漏輸出與上位電阻形成的()實(shí)現(xiàn)的。
STM32的SPI接口最多有()個(gè),數(shù)據(jù)幀最多可以有()位。