A.單結(jié)晶體管
B.正弦波
C.三角波
D.集成移相
您可能感興趣的試卷
你可能感興趣的試題
A.1
B.3
C.5
D.6
A.控制
B.導(dǎo)通
C.逆變
D.換相
A.50
B.100
C.150
D.300
A.變小
B.不變
C.變大
D.其它
A.電阻
B.電容
C.阻容
D.電感
A.電壓不一致
B.同步
C.不同步
D.電壓一致
A.谷點(diǎn)
B.峰點(diǎn)
C.陰極
D.陽(yáng)極
A.1
B.2
C.3
D.4
A.0-90
B.0-120
C.0-180
D.0-360
A.相電壓
B.線電壓
C.電阻
D.以上都不對(duì)
最新試題
清零端與脈沖信號(hào)的狀態(tài)無(wú)關(guān)，所以叫做同步清零。
異步計(jì)數(shù)器的計(jì)數(shù)脈沖加到了最低位觸發(fā)器，而其它各位觸發(fā)器都是，依靠相鄰低位觸發(fā)器輸出的進(jìn)位脈沖，采用逐級(jí)傳遞方式進(jìn)行觸發(fā)。
3位二進(jìn)制加法計(jì)數(shù)器的，計(jì)數(shù)長(zhǎng)度為（）
下面哪個(gè)集成元件為四位二進(jìn)制超前進(jìn)位全加器（）
4位二進(jìn)制加法計(jì)數(shù)器的，計(jì)數(shù)長(zhǎng)度為（）
對(duì)理想運(yùn)放，當(dāng)運(yùn)放工作在線性區(qū)時(shí)，其輸出電壓與兩個(gè)輸入端的電壓差呈非線性關(guān)系。
所謂異步時(shí)序邏輯電路，是指電路中所有的觸發(fā)器，具有同一個(gè)時(shí)鐘脈沖CP的作用，因此各觸發(fā)器的狀態(tài)也不可能處于同一時(shí)刻改變。
平衡電阻是保證了集成運(yùn)放兩個(gè)輸入端，靜態(tài)時(shí)外接電阻相等。
如果用預(yù)置數(shù)法實(shí)現(xiàn)3秒倒計(jì)時(shí)，74LS192預(yù)置數(shù)端輸入應(yīng)該是（）
集成運(yùn)放在信號(hào)運(yùn)算中的應(yīng)用電路有（）