A.在間接輸入引腳J、K、或者D加相應(yīng)的輸入
B.在直接復(fù)位輸入引腳加有效電平
C.在直接置位輸入引腳加有效電平
D.使用JK輸入端去完成
您可能感興趣的試卷
你可能感興趣的試題
A.特性方程
B.驅(qū)動表
C.特性表
D.狀態(tài)圖
?這個數(shù)碼管的動態(tài)顯示電路中涉及到哪些組合邏輯模塊？（）
A.計數(shù)器
B.二進制譯碼器
C.編碼器
D.非二進制譯碼器
?這個數(shù)碼管的動態(tài)顯示電路中，使用的數(shù)碼管顯示譯碼器是下面描述的哪種？（）
A.74X47芯片，與共陽數(shù)碼管配套使用
B.74X48芯片，與共陰數(shù)碼管配套使用
C.74X47芯片，與共陰數(shù)碼管配套使用
D.74X48芯片，與共陽數(shù)碼管配套使用
?這個數(shù)碼管的動態(tài)顯示電路中，使用的二進制譯碼器是下面描述的哪種？（）
A.1線-2線二進制譯碼器，輸出高電平有效
B.1線-2線二進制譯碼器，輸出低電平有效
C.2線-4線二進制譯碼器，輸出高電平有效
D.2線-4線二進制譯碼器，輸出低電平有效
這個數(shù)碼管的動態(tài)顯示電路中，數(shù)據(jù)選擇器是下面描述的哪種？（）
A.四選一MUX，通道數(shù)是4
B.二選一MUX，通道數(shù)是1
C.二選一MUX，通道數(shù)是4
D.四選一MUX，通道數(shù)是1
最新試題
組合邏輯電路設(shè)計的一般步驟包括（）。
D觸發(fā)器的特性方程是Qn+1=D，說明其輸出與現(xiàn)態(tài)無關(guān)，不是時序邏輯電路。
左邊的555芯片置位輸入端2腳低電平的上限值是多少？（）
74LVC163是具有同步清零功能的計數(shù)器，其余功能與74LVC161相同。則此“同步清零”功能是在（）時刻完成的。
使用穆爾型輸出代替米利型輸出通常能大大提高電路的抗干擾能力。
雙向移位寄存器的數(shù)據(jù)輸入方式不包括（）。
555芯片的4腳可以直接控制輸出端3腳的電位，2腳也可以控制輸出端3腳的電位，6腳也可以控制輸出端3腳的電位，那么這三個引腳哪個的優(yōu)先級別最高？（）
在這個電路中，所有的半導(dǎo)體器件均處于開關(guān)狀態(tài)。問二極管的狀態(tài)有可能是哪些狀態(tài)？（）?
傳輸門控D鎖存器和邏輯門控D鎖存器是兩種邏輯功能不同的鎖存器。
下圖是一張（）觸發(fā)器的狀態(tài)圖。