單項選擇題合電路的輸出狀態(tài)不會影響輸入狀態(tài)，這是由于（）。

A.組合電路的結(jié)構(gòu)過于簡單
B.組合電路的內(nèi)部包含了記憶元件
C.組合電路的輸出與輸入之間不存在反饋網(wǎng)絡(luò)
D.組合電路的輸出端數(shù)目少于輸入端數(shù)目


您可能感興趣的試卷

你可能感興趣的試題

2.單項選擇題

如下圖所示，則其輸出端Q狀態(tài)為（）。

A.保持1狀態(tài) 
B.保持0狀態(tài)
C.翻轉(zhuǎn)狀態(tài) 
D.狀態(tài)保持不變

3.單項選擇題下列規(guī)模通用集成電路中，屬于組合邏輯電路的是（）。

A.寄存器
B.計數(shù)器
C.觸發(fā)器
D.譯碼器

4.單項選擇題在以下各種電路中，屬于組合電路的有（）。

A.編碼器
B.觸發(fā)器
C.寄存器
D.計數(shù)器

5.單項選擇題組合邏輯電路輸出與輸入的關(guān)系可用（）進行描述。

A.時序圖
B.狀態(tài)表
C.狀態(tài)圖
D.邏輯表達式