組合邏輯電路設(shè)計的一般步驟包括（）。

觸發(fā)器對邊沿敏感，因此抗干擾能力比鎖存器更強。

下圖用D觸發(fā)器構(gòu)建了一個（）觸發(fā)器。

8D鎖存器74HC/HCT373的主要工作模式包括（）。

卡諾圖法化簡的時候，哪一項是錯誤的？（）

基本鎖存器的約束條件是（）。

時序邏輯電路的結(jié)構(gòu)特征有（）。

關(guān)于“一對一”編碼方案的說法中，錯誤的是（）。

模擬量是（）的，數(shù)字量是（）的。

使用穆爾型輸出代替米利型輸出通常能大大提高電路的抗干擾能力。